メモリのFPGAへの実装の件
Show older comments
ご担当者さま
お世話になります。以下の質問に対してご教授お願い致します。
Simulink上で定義したメモリをFPGA(Max10)の内部に実装しようとしております。
下記手順で、SimulinkからHDLは生成しておりますが、このHDLファイルをFPGAツールの配置配線にかけると
相当のメモリに自動で置き換わるのでしょうか?他にSimulink上で行うべき事はありますか?
また、HDL生成すると ***generic.vhdというメモリの動作モデルが出てきますがこれはFPGAの配置配線には
不要でしょうか?
<手順>
①HDL Coder内のRAMライブラリから所望のメモリを選択してSimulink上で結線
②上記SimulinkのモデルからHDLコードを自動生成する。
Answers (1)
Kei Otsuka
on 15 Nov 2018
1 vote
HDL RAMsブロックから生成されるコードは論理合成時にFPGAのメモリ領域を
推論するようにデザインされています。ですので、基本的には追加作業は不要です。
RAMを利用する方法として主に以下の2つのアプローチがありますが、
①FPGAベンダが提供するツールでIPモジュールを生成し、RTL記述中でインスタンシエート
②RAMを推論するRTL記述を行う
HDL Coderは後者②となります。従って、生成される***generic.vhdはビヘイビアモデルではなく
論理合成に必要なRTLソースです。
また、MAX10利用においては注意が必要で、初期値付きのRAMを利用する場合はQuartus上で
ERAM Preloadのオプションを有効にしておく必要があります。
詳しくはMAX10 Embedded Memoryのユーザーガイドを確認ください。
Categories
Find more on RAM ブロックと ROM ブロック in Help Center and File Exchange
Community Treasure Hunt
Find the treasures in MATLAB Central and discover how the community can help you!
Start Hunting!