FPGA- und ASIC-Design mit MATLAB und Simulink

In diesem Video erhalten Sie einen Einblick in den Workflow zur modellbasierten FPGA&ASIC Entwicklung im Automobilsektor. Im Fokus steht der HDL Coder, mit dem Sie aus MATLAB, Simulink und Stateflow Production Quality VHDL/Verilog Code generieren und Ihr Design optimieren. Zusätzlich wird kurz auf die Tools eingeganen, mit denen Sie den Code verifizieren können. Da der TÜV SÜD den HDL Coder für die Entwicklung nach ISO26262 zertifiziert hat, sind Sie in der Lage, anhand des integrierten Workflows und des IEC Certification Kits, die Zertifizierung von eingebetteten Systemen nach ISO 26262 zu rationalisieren.